Verilog 语言中对同一子模块实例化时模块端口可以位置关联和名称关联两种不同的方法混用A:正确 B:错误答案: 错误